筆試題（觸發(fā)器）

61、BLOCKING NONBLOCKING 賦值的區(qū)別，

筆試題（觸發(fā)器）

。（南山之橋）
62、寫異步D觸發(fā)器的verilog module。（揚(yáng)智電子筆試）
module dff8(clk , reset, d, q);
input        clk;
input        reset;
input  [7:0] d;
output [7:0] q;
reg   [7:0] q;
always @ (posedge clk or posedge reset)
   if(reset)
     q <= 0;
   else
     q <= d;
endmodule
63、用D觸發(fā)器實(shí)現(xiàn)2倍分頻的Verilog描述？ （漢王筆試）
module divide2( clk , clk_o, reset);
   input     clk , reset;
   output   clk_o;
   wire in;
reg out ;
   always @ ( posedge clk or posedge reset)
     if ( reset)
       out <= 0;
         else
           out <= in;
       assign in = ~out;
       assign clk_o = out;
     endmodule
64、可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來越重要，請(qǐng)問：a) 你所知道的可編程邏輯器
件有哪些？ b) 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯，

資料共享平臺(tái)

《筆試題（觸發(fā)器）》(http://www.oriental01.com)。（漢王筆試）
PAL，PLD，CPLD，F(xiàn)PGA。
module dff8(clk , reset, d, q);
input        clk;
input        reset;
input   d;
output  q;
reg q;
always @ (posedge clk or posedge reset)
   if(reset)
     q <= 0;
   else
     q <= d;
endmodule

 

【筆試題觸發(fā)器】相關(guān)文章：

360筆試題目06-27

筆美國國家儀器試題目09-23

搜狐產(chǎn)品筆歸分享筆試題目07-05

新浪筆經(jīng)04-27

新聞總署筆經(jīng)10-13

IBM公司筆經(jīng)09-15

營銷卷筆經(jīng)10-25

consulting firm筆經(jīng)05-06

科勒筆經(jīng)09-23

愛立信機(jī)考筆經(jīng)07-23