基于FPGA的DDS信號源設(shè)計(jì)

DDS 是從相位的概念出發(fā)進(jìn)行頻率合成的一項(xiàng)新型技術(shù).該文簡要介紹了DDS 的工作原理,設(shè)計(jì)思路和實(shí)現(xiàn)方法.該文設(shè)計(jì)的基于FPGA的DDS信號發(fā)生器,頻率步進(jìn)可以很小,切換速度快,頻率控制容易,電路設(shè)計(jì)簡單.

作 者： 羅泉 劉芝 劉桂英 LUO Quan LIU Zhi LIU Gui-ying   作者單位： 羅泉,LUO Quan(廣西師范學(xué)院,物理與電子工程學(xué)院,廣西,南寧,530023;廣西桂能軟件有限公司,廣西,南寧,530023)

劉芝,LIU Zhi(廣西師范學(xué)院,計(jì)算機(jī)與信息工程學(xué)院,廣西,南寧,530023)

劉桂英,LIU Gui-ying(廣西師范學(xué)院,物理與電子工程學(xué)院,廣西,南寧,530023) 

刊 名： 廣西師范學(xué)院學(xué)報(bào)（自然科學(xué)版）  英文刊名： JOURNAL OF GUANGXI TEACHERS EDUCATION UNIVERSITY(NATURAL SCIENCE EDITION)  年，卷(期)： 2009 26(2)  分類號： P225.2  關(guān)鍵詞： DDS   FPGA   信號發(fā)生器  

【基于FPGA的DDS信號源設(shè)計(jì)】相關(guān)文章：

基于DSP和FPGA的筆劃字符發(fā)生器設(shè)計(jì)04-26

基于DSP和FPGA的ARINC429機(jī)載總線接口板的硬件設(shè)計(jì)04-26

基于串行存儲(chǔ)器的FPGA在線高速重載04-26

基于類的教學(xué)設(shè)計(jì)04-25

利用FPGA實(shí)現(xiàn)MMC2107與SDRAM接口設(shè)計(jì)論文12-02

航天器FPGA在系統(tǒng)局部重構(gòu)容錯(cuò)設(shè)計(jì)研究04-26

基于ARM的GPS定位系統(tǒng)設(shè)計(jì)04-27

基于性能的橋梁抗震設(shè)計(jì)方法04-27

基于GIS應(yīng)急處理系統(tǒng)的設(shè)計(jì)04-25

基于PLC的灌溉控制系統(tǒng)設(shè)計(jì)04-27